Гиперузел

В архитектуре SMP эффективно используется параллелизм мелкого уровня. Множество программ оптимизированы для выполнения на SMP машинах и возможность Convex SPP в малой конфигурации (один гиперузел) эффективно выполнять подобные программы является чрезвычайно важной.

Концептуальная блок-диаграмма гиперузла представлена на рисунке.

Каждый гиперузел состоит из 4-х блоков CPU. Блок CPU содержит следующие компоненты:

• Два PA-RISC процессора.
• Ассоциативный кэш данных и инструкций.
• CPU агент.
• Локальная память CPU.
• Тороидальный интерфейс (CTI или Convex Toroidal Interface).

Каждый гиперузел помимо этого содержит специальную локальную память, которая может быть использована любым CPU данного гиперузла, но недоступна с других гиперузлов. Локальная память гиперузлов работает независимо и может аппаратно чередоваться с целью достижения большей пропускной способности.

Каждый гиперузел содержит один или несколько блоков глобальной памяти. Блоки глобальной памяти обеспечивают ее доступность для всех гиперузлов компьютерной системы. Интерфейс CTI используется для связи с другими гиперузлами и кэшем CTI. Кэш CTI обеспечивает кэширование данных глобальной памяти, передаваемых по CTI интерфейсу между гиперузлами.

Гиперузел содержит также один адаптер ввода-вывода, обеспечивающий выведение связей гиперузла на устройства ввода-вывода.

Число CPU представленное в узле определяется балансом между параллельной скоростью и отношением временной задержки к масштабируемости. Наиболее просто добиться низкой задержки памяти для системы с одним CPU, так как при этом задействуется наименьшее число компонентов и реализуется простой и прямой путь между CPU и памятью. При поддержке двух и более процессоров требуется схема связи, позволяющая обеспечить доступ любого процессора к разделяемой памяти.

Внутренняя связь гиперузлов объединяет блоки CPU, локальную память гиперузла, глобальные блоки памяти и адаптер ввода-вывода. Выбор схемы связи сталкивается с определением оптимального комплекса различных условий: временной задержки, полосы пропускания, масштабируемости и скорости. Для создания эффективного SMP гиперузла требуется наличие малой временной задержки и ограниченного числа поддерживаемых CPU. Связь между гиперузлами обычно реализуется или в виде шины или в виде кроссбара.